elhacker.net cabecera Bienvenido(a), Visitante. Por favor Ingresar o Registrarse
¿Perdiste tu email de activación?.


 


Tema destacado:


+  Foro de elhacker.net
|-+  Programación
| |-+  Programación General
| | |-+  Ayuda VHDL
0 Usuarios y 1 Visitante están viendo este tema.
Páginas: [1] Ir Abajo Respuesta Imprimir
Autor Tema: Ayuda VHDL  (Leído 811 veces)
grandanh

Desconectado Desconectado

Mensajes: 10


Ver Perfil
Ayuda VHDL
« en: 21 Febrero 2014, 17:04 »

Hola, tengo un problema con el diseño de un testbench para un biestable D. He diseñado el biestable, pero no se como hacer el testbench. Esperaba que alguien pudiera ayudarme.

Os dejo mi codigo para el biestable D:

La Entidad:

Código:
LIBRARY ieee;

 USE ieee.STD_LOGIC_1164.ALL;


 ENTITY BiestableD IS

 PORT ( D, CLK : IN std_logic;

 rstH : IN std_logic;

 Q : OUT std_logic);

 END BiestableD ;

La Arquitectura:

 
Código:
ARCHITECTURE BiestableDarq OF BiestableD IS

 BEGIN

 PROCESS (CLK, rstH)

 BEGIN

 IF (rstH = ‘1’) THEN

 Q <= ‘0’;

 ELSIF (CLK’event and CLK = ‘1’) THEN

 Q <= D;

 END IF;

 END PROCESS;

 END BiestableDarq;

Gracias.


En línea

Páginas: [1] Ir Arriba Respuesta Imprimir 

Ir a:  

Mensajes similares
Asunto Iniciado por Respuestas Vistas Último mensaje
Programación en VHDL de un sistema
Electrónica
Carloslord 0 1,339 Último mensaje 22 Junio 2013, 20:38
por Carloslord
Programacion en VHDL
Programación General
Fox_Neo 1 3,237 Último mensaje 10 Octubre 2013, 17:44
por Fox_Neo
Active vhdl
Electrónica
Fox_Neo 0 1,077 Último mensaje 2 Febrero 2014, 10:51
por Fox_Neo
VGA en VHDL
Foro Libre
joan.ayala 0 757 Último mensaje 23 Mayo 2014, 22:52
por joan.ayala
AYUDA vhdl
Dudas Generales
emg123 0 1,263 Último mensaje 16 Junio 2016, 06:32
por emg123
Aviso Legal - Powered by SMF 1.1.21 | SMF © 2006-2008, Simple Machines