Ando trabado con esta tarea hace unos cuantos días y siempre hay algún caso que me tira error y ya no sé qué probar para solucionarlo. Si alguien me tira una ayudita le estoy más que agradecido.

Este es el código que está hecho hasta ahora: https://www.edaplayground.com/x/hY8x

Se tiene una ALU con registros de almacenamiento para sus 2 operandos y su resultado,
todos de N bits y tipo std_logic_vector. Estos 3 registros serán instancias del registro con salida restringida del apartado A. La salida flags no será almacenada en registros. Para el módulo ALU se deberá instanciar el desarrollo hecho en el taller 2 (ALU SIMPLE). Además de la señal clk, se tienen 2 entradas de control: w de tipo std_logic_vector que habilitará la escritura para cada operando y en_out de tipo std_logic que habilitará la salida.

A. Diseñé el módulo ALU_Reg_Nbits en VHDL.