Hola:

Tengo que sumar dos vectores de 16 bits en VHDL y mi salida tiene que ser de 16 bits también. El problema está en que en algunos casos la suma de dos vectores de 16 bits dan un resultado de 17 bits. ¿Cómo puedo arreglar eso?

Un saludo